


CAPITULO 1

CARACTERÍSTICAS GENERALES DEL MICROCONTROLADOR 8051



1.1 CARACTERÍSTICAS DEL 8051.

La Familia de μ C-8051 es variada, y se encuentra en diversas presentaciones, la selección de uno o de otro tipo de microcontrolador dependerá principalmente de las necesidades a satisfacer. En este manual hablaremos de manera particular del 8051 el cual se presenta en tres versiones, con ROM interna (8051) la cual es programada directamente por el fabricante, con EPROM interna (8751) que puede ser programada por el usuario y sin PROM ni EPROM (8031), cuando el programa se selecciona de manera externa.

El μ c-8051 está basado en los microprocesadores de 8 bits, contiene internamente un CPU de 8bits, 3 puertos de entrada y salida paralelos, un puerto de control, el cual a su vez contiene; un puerto serie, dos entradas para Timer/Contador de 16 bits, dos entradas para interrupciones externas, las señales de RD y WR para la toma o almacenamiento de datos externos en RAM, la señal de PSEN para la lectura de instrucciones almacenadas en EPROM externa. Gracias a estas tres señales el μ c-8051 puede direccionar 64 K de programa y 64K de datos separadamente, es decir un total de 128Kb. Además cuenta con 128 bytes de memoria RAM interna.

Además el μ C-8051 puede generar la frecuencia (Baud Rate) de Transmisión/Recepción de datos por el puerto serie de manera automática partiendo de la frecuencia del oscilador general, por medio de la programación del Timer 1. Dicha frecuencia de transmisión puede ser cambiada en cualquier momento con solo cambiar el valor almacenado en el control o también se puede duplicar o dividir la frecuencia con solo escribir sobre el bit 7 (SMOD) del registro de control (PCON).

A continuación comenzaremos a ver con mayor detalle todo lo referente a sus conexiones así como también las características especiales del μ c-8051.

1.2 DESCRIPCION DE LAS LINEAS (PINS) DEL 8051.

El elemento más básico de la familia 8051 es el 8031, que carece de EPROM o PROM, el cual es direccionado externamente.

El 8031 es fundamentalmente un chip de 40 líneas.




Fig.1 Microcontrolador 8051

Descripción de conexiones.

Nemónico Conex	Tipo	Nombre y función
Vss 20	ENT	Tierra 0V referencia.
P0.0-P0.7 39-32	E/S	Port 0. Es un puerto bidireccional con salidas en colector abierto. Cuando el puerto tiene 1's escritos, las salidas están flotadas y pueden servir como entradas en alta impedancia. El puerto 0 es también multiplexado para obtener el DATO y la parte baja de la dirección.
P1.0-P1.7 1-8	E/S	Port 1. Es un puerto quasidireccional, cuando se escribe 1's en el puerto, el puerto puede ser utilizado como entrada.
P2.0-P2.7 21-28	E/S	Port 2. Es un puerto quasi-bidireccional con fijadores de nivel internos (pull-up). Cuando se escriben 1's sobre el puerto, las líneas pueden ser utilizadas como entradas o salidas. Como entradas, las líneas que son externamente colocadas en la posición baja proporcionarían una corriente hacia el exterior. El puerto 2 es utilizado además para direccionar memoria externa. Este puerto, emite el byte más alto de la dirección durante la búsqueda de datos en la memoria del programa externo y durante el acceso a memorias de datos externos que usan direccionamientos de 16 bits. Durante el acceso a una memoria de dato externa, que usa direcciones de 8 bits, el puerto dos emite el contenido del registro del correspondiente a este puerto, que se encuentra en el espacio de funciones especiales.
P3.0-P3.7 10-17	E/S	Port 3. Es un puerto quasi-bidireccional con fijadores de nivel internos (PULL-UP). Cuando se escriben 1's sobre el puerto, las líneas pueden ser utilizadas como entradas o como salidas. Como entradas las líneas que son externamente colocadas en la posición baja proporcionarían una corriente. El puerto 3 se utiliza además para producir señales de control de dispositivos externos como son los siguientes:
10	E	RxD(P3.0): Puerto serie de entrada.
11	S	TxD(P3.1): Puerto serie de salida.

	12	E	INT0(P3.2): Interrupción externa.
	13	E	INT1(P3.3): Interrupción externa.
	14	E	T0(P3.4): Entrada externa timer0.
	15	E	T1(P3.5): Entrada externa timer1.
	16	S	WR(P3.6): Habilitador de escritura para memoria externa de datos.
	17	S	RD (P3.7): habilitador de lectura para la memoria externa de datos.
RST	9	E	Reset. Una entrada alta en esta línea durante dos ciclos de maquina mientras el oscilador está corriendo detiene el dispositivo. Un resistor interno conectado a Vss permite un alto en la fuente usando solamente un capacitor externo a VCC.
ALE	30	E/S	Address Latch Enable. Un pulso positivo de salida permite fijar el byte bajo de la dirección durante el acceso a una memoria externa. En operación normal, ALE es emitido en un rango constante de 1/6 de la frecuencia del oscilador, y puede ser usada para cronometrar. Note que un pulso de ALE es emitido durante cada acceso a la memoria de datos externos.
PSEN	29	S	Program Store Enable. Habilitador de lectura para memoria de programas externos. Cuando el 8031B/8051 está ejecutando un código de una memoria de programas externos, PSEN es activada dos veces cada ciclo de máquina, excepto cuando se accesa la memoria de datos externos que omiten las dos activaciones del PSEN externos. PSEN tampoco es activada cuando se usa la memoria de programas internos.
EA	31	E	External Access Enable. EA debe mantenerse externamente en posición baja para habilitar el mecanismo que elige el código de las localizaciones de la memoria de programas externos, 0000H y 0FFFH. Si EA se mantiene en posición alta, el dispositivo ejecuta los programas que se encuentran en la memoria interna ROM, a menos que el contador del programa contenga una dirección mayor a 0FFFH.
XTAL1	19	E	Crystal 1. Es la entrada del cristal para el circuito oscilador (generador del reloj interno) que amplifica e invierte la entrada.
XTAL2	18	0	Crystal 2. Es la salida del amplificador oscilador inversor.

1.3 CARACTERISTICAS ESPECIFICAS DEL 8051.

El 8051 contiene las siguientes características:

- 1 CPU de 8 bits como parte central.
- 32 líneas bidireccionales de entrada y salida (4 puertos)
- 128 bytes de memoria RAM
- 2 Controladores / Timers de 16 bits
- 1 UART completo
- 5 estructuras de interrupción con dos niveles de prioridad
- 1 circuito de reloj
- 64 Kbytes de espacio para programa.
- 64 Kbytes de espacio para datos.

1.3.1 DESCRIPCION DE LOS ESPACIOS DE MEMORIA.


La memoria del sistema del 8051 se clasifica en tres partes fundamentales: (fig. 2):

La primera, llamada memoria de programa, en donde se encuentran todas las instrucciones que van a ser ejecutadas por el μ C-8051, es decir, el programa de trabajo. Algunas versiones del 8051 cuentan con memoria de programa interna (de 2 a 4 Kb). Cuando se requiere trabajar con una localidad arriba de ésta, la memoria del programa (externa) es seleccionada mediante la activación de la señal PSEN (estado bajo). El máximo espacio de memoria de programa que se puede acceder es de 64KB.

El segundo espacio de memoria denominado, memoria de datos es accedido mediante la activación de las señales RD y WR, durante la lectura o escritura de datos respectivamente. En este espacio del μ C toma todos valores que se encuentran en memoria como DATOS, es decir, el μ C no puede ejecutar ninguna instrucción que se encuentre aquí almacenada. El 8051 puede direccionar también 64KB de memoria de datos.

El tercer espacio de memoria es denominado como memoria RAM interna, el cual se subdivide en 128 bytes de memoria bajos y en 128 bytes de memoria altos. En los primeros 128, se encuentran 4 bancos de 7 registros cada uno. Estos registros son de gran ayuda para la simplificación de los programas, debido a que cada uno de ellos nos permiten almacenar datos momentáneamente y realizar un basto número de instrucciones del 8051. También dentro de este espacio, se encuentran 16 bytes (del 20H al 2FH) que pueden ser direccionados directamente por bit.

En la parte alta de la memoria RAM interna, se encuentran el contenido de los Registros de Funciones Especiales, formado por Puertos, Registros de Control, Acumuladores, Registros de interrupción, etc. Todos estos registros los veremos detalladamente posteriormente.



1.4.1 LOCALIDADES ASIGNADAS A LAS INTERRUPCIONES.

A continuación veremos de manera más detallada el espacio destinado al programa de trabajo.

La tabla 1, muestra las localidades que han sido asignadas por el fabricante, para dar servicio a las rutinas de interrupción.

FUENTE DE INTERRUPCIÓN	VECTOR DE DIRECCIONES
IE0 (Interrupción 0 externa)	0003H
TF0 (Interrupción del timer 0)	000BH
IE1 (Interrupción 1 externa)	0013H
TF1 (Interrupción del timer 1)	001BH
R1 y T1 (Interrupción serial)	0023H
TF2 y EXF2 (Sólo para el 8052)	002BH

Tabla 1. Interrupciones

Una interrupción puede ser causada de manera externa o interna, es decir puede ser producida por un dispositivo periférico o por programación respectivamente. La interrupción con mayor alto orden es el RESET el cual no puede ser mascarable. Cuando el RESET ocurre el programa comienza a partir de la dirección 0000H del programa.

Cuando una interrupción es producida, el Contador del Programa (PC) almacena su contenido temporalmente dentro del SP (apuntador de apilamiento) y se carga con la dirección de la localidad donde se encuentra la rutina de servicio de la interrupción correspondiente. Una vez posicionado en esa localidad deberá de comenzar la ejecución de la rutina de servicio, hasta que encuentre la instrucción RETI, que le permitirá al PC recuperar nuevamente su valor original almacenado en el SP, y continuar con el programa anterior a la interrupción.

Por ejemplo a la interrupción 0, se le asigna la localidad 0003H, si la interrupción no se utiliza, esta localidad puede utilizarse para propósitos generales del programa, si la interrupción ha sido permitida, (estableciendo el bit correspondiente dentro del registro de control IE), en el momento que exista una activación de la interrupción (estado bajo en la línea INTO) el PC se cargará con 0003 y saltará a esa localidad para comenzar a ejecutar la rutina de servicio.

Estas localidades de memoria de los servicios de interrupción están separadas en intervalos de 8 bytes, entre sí. Cuando un servicio de interrupción es corto, éste puede estar contenido en los 8 bytes. En el caso de que fuese largo se puede ejecutar un salto a otra localidad de memoria para continuar con la secuencia de interrupción. El término del servicio de interrupción deberá de realizarse mediante la ejecución de la instrucción de la instrucción RETI.

1.4.2 MEMORIA DE PROGRAMA INTERNA Y EXTERNA.

Cuando se utilizan elementos de la familia del 8051 con memoria interna ROM (o 16K), esta puede ser accesada mediante la conexión de la línea EA =1 (Vcc). Si la memoria interna es de 4 Kbytes y EA = 1, el CPU seleccionará internamente el ROM, desde 0000H hasta 0FFFH y de manera externa automáticamente a partir de 1000H hasta FFFFH.

Por el contrario, si la línea EA = 0, el CPU seleccionará de forma externa el ROM, desde la dirección 0000H hasta FFFFH. En el caso del 8031 ésta línea se conecta siempre a 0 Volts (Vss).

La línea PSEN (Program Store Enable), que sirve para leer el ROM externo, es activado en todas las búsquedas (Fetches) del programa. PSEN NO SE ACTIVA en búsquedas (fetches) del ROM interno. La fig. 1.3 muestra un conexionado a una EPROM externo.




Fig. 1.3 Conexionado de una memoria externa

1.5. MEMORIA DE DATOS (DATA MEMORY)

El espacio de memoria RAM interno está dividido en tres espacios, el primer bloque es referido como la parte baja de 128 bytes, el segundo (se tiene sólo en algunas versiones del 8051 v.gr. 8052), la parte alta de 128 bytes y el tercero, llamado espacio SFR (Registros de Funciones Especiales).

Las direcciones de la Memoria Interna de Datos siempre son de un byte (de 00H a FFH). Sin embargo los modos de direccionamiento para la memoria interna pueden acomodar hasta 384 bytes, como se ve en la versión 8052, lo cual es posible debido a que el modo de direccionamiento directo accede un espacio de memoria diferente físicamente al permitido por el modo de direccionamiento indirecto.




Fig. 1.4 Estructura de la memoria interna.

Los primeros 128 bytes, son presentados en todos los dispositivos de la familia MCS-51, que está mapeados como se presenta en la fig 1.5.




Fig. 1.5 Distribución de los 128 Bytes más bajos de la memoria RAM interna.

Como se puede apreciar en la figura anterior, los 128 bytes más bajos son divididos en 4 bloques de 8 registros cada uno, que contienen los valores de los registros R0 A R7, los bloques pueden ser seleccionados mediante la escritura en los bits 3 y 4 del registro PSW (palabra del estado del programa), el cual veremos más adelante. La utilización de registros permiten un uso más eficiente del espacio de códigos debido a que sus direccionamientos son de 8 bits únicamente.

Como ya habíamos mencionado anteriormente, existen algunas versiones del 8051, como el 8052, que contienen 128 bytes de memoria interna que puede ser direccionada indirectamente. Por otro lado, todas las versiones del 8051 contienen un espacio de 128 bytes en la parte alta de la memoria que son direccionados directamente, en este espacio se localizan los Registros de Funciones Especiales (SFR). Estos registros especiales, tienen sus localidades bien establecidas, y son utilizados por el microcontrolador para realizar las distintas operaciones internas que ejecuta el microcontrolador, así como también para el control y acceso de los diferentes puertos de entrada y salida.